ロジックデバイスの微細化技術で業界をリードする台湾TSMCは、台南の新工場で今年末までに3ナノメートルのリスク生産を開始、2022年に量産に着手する計画だ。同社によると3ナノメートルは、現行最先端となる5ナノメートルに比べトランジスタ密度が最大70％増加。処理能力は15％向上、または最大30％の低消費電力を実現できる。

　既に米アップルと3ナノメートルのプロセス技術を使ったチップ設計の試験を行っており22年下半期にも量産の可能性がある。また、米インテルのサーバー用プロセッサーの製造にもTSMCの3ナノメートル技術が適用される見通しだ。

　TSMCは過去5世代にわたって、2年に1世代の割合で微細化を進めてきた。次の2ナノメートルでも本社に近い新竹科学園区に工場を建設、年内に試験用生産ラインを完成させ、24年の量産開始を目指す。

　微細化ではTSMC、韓国サムスン電子、米インテルの半導体ビッグスリーがこれまでしのぎを削ってきたが、インテルは10ナノメートルプロセス技術の立ち上げに苦戦。次の7ナノメートル（性能的にはTSMCの5ナノメートルに匹敵）の開発も当初計画から大幅に遅れている。

　一方のサムスンも最先端の5ナノメートルの歩留まりが安定せず、量産ではTSMCに後れを取る。また、3ナノメートルではGAA（ゲート・オール・アラウンド）アーキテクチャーの採用を早くから宣言し開発は進むが、量産は23年にずれ込む見通しだ。

IBMが新技術

　もはや最先端開発では独走状態のTSMC。2ナノメートルのロードマップまで明確に示し、ライバルとの差は広がるばかりだ。しかし今年5月、同社に先駆け米IBMが「世界初」の2ナノメートルプロセス技術を適用したチップを発表し業界を驚かせた。

　ニューヨーク州アルバニーの最先端研究所で開発されたIBMのチップは、ナノシート構造を採用したGAAトランジスタを搭載する。親指大の面積に500億個を集積でき、これにより現行メインストリームである7ナノメートルのチップに比べ45％の性能向上、または75％の低消費電力を実現できる。

　ナノシート構造は薄いシート状のシリコン層の周囲をゲート電極が上下左右の4面を取り囲む。上面と左右の3面をゲート電極で囲む主流のFinFET構造に比べ、効率よく電流をオン／オフできる。IBMは17年に5ナノメートルでナノシート構造を採用。今回、リーク電流を抑えるため新たに絶縁層に使用する誘電体材料を開発し、回路の微細化とリーク電流の増大抑制を両立させた。

　2ナノメートルチップはモバイルバッテリーの長寿命化ほか、サーバーに搭載することでエネルギー消費を大幅に削減し、データセンターの二酸化炭素排出量削減に寄与。さらにノートパソコンの機能高速化、自動運転車における物体検出や反応時間の高速化に寄与するとIBMは説明する。

　同社は14年に半導体製造部門をファウンドリーの米グローバルファウンドリーズ（GF）に売却しており、自社開発したチップの製造は外部に委託する。GFは最先端分野の開発から既に撤退しているため、IBMのサーバー用POWERプロセッサーはサムスン・ファウンドリーが製造している。

　2ナノメートルチップの量産は24年とされ、ファウンドリー・パートナーがライセンスを受け製造することになり、その受託先ではサムスンが有力とされる。一方で、今年3月にファウンドリー事業への本格参入を表明したインテルの名も浮上している。

　インテルのパット・ゲルシンガーCEOは3月23日、新たな製造戦略として「IDM2.0」を発表した。アリゾナ州チャンドラーのオコティージョ・キャンパス内に200億ドルを投じ半導体工場を2棟新設。また、外部ファウンドリーサービスの有効活用とともに、自社でファウンドリーサービス部門を立ち上げ、米国と欧州の顧客向けに受託サービスを提供するという内容だ。

　この際、インテルはIBMと次世代の半導体プロセス技術とパッケージング技術での協業も発表した。

　米バイデン政権は軍需を含めた主要産業の国際競争力強化に向け、そのキーデバイスとなる半導体の国内生産拡大とサプライチェーン強化を打ち出している。インテルの新戦略はこうした政策と一致するもので、マイクロソフト、クアルコム、グーグルなど業界リーダー企業も賛同。IBMのアービンド・クリシュナCEOは、ゲルシンガー氏の戦略発表のプレゼンテーションに登場し「インテルのファウンドリー事業は、半導体分野での米国の競争力を維持する上で極めて重要。われわれはこれを強く支持する」と述べた。

　TSMCやサムスンなどのアジア勢が9割以上のシェアを握る最先端開発での復権を図る米国。IBMが開発した2ナノメートルチップをインテルが製造するというシナリオは十分に考えられる。