2020.03.05 【新技術】東工大など5nm FinFET CMOSプロセスで世界最小の高性能分数分周型クロック回路開発
［図1］半導体プロセスのスケーリング（左）とPLL回路設計の難易度（右）
［図1］半導体プロセスのスケーリング（左）とPLL回路設計の難易度（右）
