半導体は、微細化や積層化、設計の高度化、新素材の導入など、多方面で技術が進化している。特に、製造プロセスにおける歩留まり向上とコスト削減は重要なテーマだ。米Atomera（アトメラ）が開発する「MST（Mears Silicon Technology）」は、こうした課題の解決につながる新たな成膜技術として注目されている。

　アトメラはカリフォルニア州ロスガトスに本社を置き、MSTをIP（知的財産）として提供している。MSTは、半導体の成膜工程で、エピタキシャル成長装置を用い、シリコンなどの半導体材料に酸素の膜を形成する。これにより、不純物イオン（ドーパント）の拡散を抑え、トランジスタ特性のばらつきを軽減。結果として、デバイス性能の向上やゲートリークの抑制を実現。歩留まりの向上につなげ、コスト削減にも貢献する。

　同社ビジネス開発担当の岡本有司氏は、「最先端デバイスからアナログ半導体やRF、パワーデバイスまで、幅広いデバイスの信頼性や歩留まりの向上に貢献できる」と話す。アプライドマテリアルズやASM、KOKUSAI ELECTRICの3社と連携し、成膜装置を活用したMSTの研究開発を進めるとともに、半導体メーカーにMST膜の利点を提案している。

　半導体メーカーにとって歩留まり向上は大きなテーマだ。MSTは歩留まり向上が期待できる半面、導入には専用の成膜装置が必要。工程数の増加によるコストや製造時間の増大を懸念する声もある。しかし、昨年3月にはSTマイクロエレクトロニクスがライセンス供与で合意し、MSTを活用した半導体製造に向けた開発を加速させるなど、実用化に向けた動きが表面化してきた。

　アトメラは、2ナノメートルプロセスやGAA（ゲート・オール・アラウンド）などの最先端アーキテクチャに向け、MSTの提案を強化している。「最先端デバイスではMSTのメリットがより大きくなるため、今がチャンス」と岡本氏は期待を寄せている。

＜執筆・構成＝半導体ナビ＞