【2024年注目の先端技術特集】電通大の研究グループシリコン基板上に高密度・高均一のⅢ－Ⅴ族半導体量子ナノワイヤを作製　次世代の量子デバイスへの応用に期待

2024.01.11 【2024年注目の先端技術特集】電通大の研究グループシリコン基板上に高密度・高均一のⅢ－Ⅴ族半導体量子ナノワイヤを作製　次世代の量子デバイスへの応用に期待

【図1】Si基板表面のSi酸化膜に形成したピンホール（断面で観察した透過型電子顕微鏡像）

概要

　電気通信大学大学院情報理工学研究科基盤理工学専攻の山口浩一教授らの研究グループは、従来よりも10倍以上の高い密度で、かつ細線直径の標準偏差が10％以下の高均一なInAs（インジウムヒ素）量子ナノワイヤ（量子細線）をSi（シリコン）基板上に作製する技術を開発した。

　同研究で開発した成長技術により、量子ナノワイヤ内に量子ドット構造を内蔵した新しい量子ナノデバイスなどへの展開が期待される。

　半導体量子ナノワイヤは、次世代の縦型トランジスタやメモリーに加え、量子細線レーザーなどの光電子デバイスの超集積化や高効率の量子構造太陽電池、高感度・高密度の量子ナノセンサーなどさまざまなデバイスへの応用が見通されている。しかし、高密度で高均一な量子ナノワイヤ構造の作製は難しく、高度な結晶成長技術の開発が求められていた。

　同研究では、分子線エピタキシー（MBE）法により、Si基板表面の酸化膜にGa（ガリウム）のナノ液滴を堆積させ、基板の加熱による反応過程を経てナノメートル（nm、ナノは10億分の1）サイズのピンホールを形成した。この酸化膜のピンホール底のSi基板結晶からInAs単結晶核を形成し、高さ方向に成長したInAsナノワイヤが高密度かつ高均一に形成されていることを確認した。

　従来のナノワイヤに比べて10倍から100倍の高い密度で、さらに量子サイズ効果を発現する量子ナノワイヤを高均一（標準偏差8.8％）に作製することができた。次世代の多様な量子ナノデバイスを構成する量子ナノワイヤの高品質な作製技術として、幅広い応用が見込まれる。

　成果は米国物理学協会が発行する応用物理学に関する学術雑誌Journal of Applied Physicsに掲載された。

背景

　半導体量子ナノ構造の結晶成長技術の進展により、将来の光デバイス応用の新展開に大きな期待が寄せられている。特に半導体を直径数十nm～数百nmの柱状に成長させた半導体ナノワイヤは、次世代の縦型トランジスタやメモリーのほか、量子ナノセンサーや量子細線レーザー、量子構造太陽電池などの光電子デバイスへの応用が見込まれている。

　その中でも、InAsなどのⅢ－Ⅴ族半導体はその特異な光電子物性から、デバイスの高機能化に貢献すると期待されている。

　このような高機能な次世代デバイスに量子ナノワイヤを応用するには、量子ナノワイヤのサイズ制御や高密度化などの基盤技術が必要になる。しかしながら、従来の多くのナノワイヤ成長では、サイズが直径100nm～数百nmと比較的大きいものが多く、電子の量子閉じ込め効果が十分ではなかった。

　量子サイズ効果を発現させるには、InAsナノワイヤの直径を40nm以下に制御して作製する必要があり、さらに、この微小な量子ナノワイヤ構造を高密度かつ高均一に作製する高品質な結晶成長技術が求められていた。

手法・成果

　今回、高密度で高均一な量子ナノワイヤ構造の作製に向けて、MBE法を使い、Si基板表面の酸化膜にGaナノ液滴を堆積し、基板加熱による反応過程によってナノメートルサイズのピンホールを形成する手法を用いた。

　この際、Ga液滴の供給量や反応温度、Si酸化膜表面の清浄化が重要になる。特に酸化膜表面の清浄化については、電子線の照射による表面への炭素などの吸着がピンホールの形成を阻害することが分かった。このことから、表面構造の観察に用いる電子線照射や、表面パターン形成のための電子線照射などのプロセスは避ける必要があることを明らかにした。

　このようにしてSi酸化膜に高品質なピンホールを作製した上で、ピンホール底のSi基板結晶からInAs単結晶核を形成し、高さ方向の成長が促進された六方晶（ウルツ鉱構造）のInAsナノワイヤを高密度かつ高均一に形成した。

　結晶成長実験では、面内密度が1～2×10の10¹⁰cm⁻²のInAsナノワイヤが再現性高く得られ、従来のナノワイヤの10倍から100倍の高い密度で形成できた。また、ナノワイヤ構造以外の堆積物や多結晶粒の形成も抑制できることから、直径30nm以下の細いナノワイヤ構造を制御性高く作製することが可能になり、これによって量子サイズ効果を発現する量子ナノワイヤを標準偏差8.8％と高均一に作製することに成功した。